文章 ID: 000081997 內容類型: 疑難排解 最近查看日期: 2014 年 01 月 07 日

在 Stratix V、Arria Cyclone V 和 V 收發器裝置的多個收發器實例之間共用 Tx PLL 的一般規則是什麼?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在 Stratix® V、Arria® Cyclone® V 和 V 收發器裝置上的多個收發器實例之間共用 Tx PLL 的一般規則如下。

  • 所有打算共用 Tx PLL 的收發器實例必須有一個常見的 refclk 輸入。
  • 所有打算共用 Tx PLL 的收發器實例必須具有常見的 Tx PLL VCO (基本資料速率) 頻率。
  • 所有打算共用 Tx PLL 的收發器實例必須具有常見的 Tx PLL 重設或電源關閉輸入。
  • 所有打算共用 Tx PLL 的收發器實例必須具有常見的重新配置控制器。
  • 共用 Tx PLL 以進行動態重新配置的設計,每個共用 Tx PLL 的收發器都需要 Quartus® II XCVR_TX_PLL_RECONFIG_GROUP QSF 作業。

若未能遵守上述要求,可能會導致 Quartus® II「不適用」錯誤。

如需進一步資訊,您可以參閱裝置特定手冊或 PHY IP 使用者指南。

相關產品

本文章適用於 12 產品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。