文章 ID: 000082020 內容類型: 疑難排解 最近查看日期: 2012 年 12 月 01 日

軟 LPDDR2 介面的時序關閉可能無法強固

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

此問題影響到 LPDDR2 產品。

以 V 或 Cyclone V 裝置Arria為目標的軟 LPDDR2 介面 可能難以達成時序關閉。

解決方法

此問題的解決方法是開啟實體合成 盡情努力，或嘗試不同的更適合的種子。

這個問題將在未來的版本中解決。

相關產品

本文章適用於 2 產品

Cyclone® V FPGA 與 SoC FPGA
Arria® V FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。