文章 ID: 000082051 內容類型: 疑難排解 最近查看日期: 2013 年 08 月 27 日

為什麼使用 Avalon-MM PCIe 硬 IP 時 CvP 無法正常運作？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 由於 Quartus® II 軟體版本 v12.0SP2 和更早版本中的已知問題，如果正在使用 Avalon® MM 模式，則透過通訊協定 （CvP） 設定將無法正常運作。
    解決方法

    若要在軟體版本 v12.0SP2 中解決這個問題，請修改自動產生的 Qsys 頂級 RTL 檔案，以確保設定下列參數：

    .bypass_clk_switch_hwtcl（「錯誤」），
    .cseb_cpl_status_during_cvp_hwtcl（「completer_abort」）
    .core_clk_sel_hwtcl（「core_clk_250」），
    .rx_ei_l0s_hwtcl （0），
    .enable_l0s_aspm_hwtcl（「錯誤」），

    此問題已修復在 Quartus II 軟體的 12.1sp1 版本中。

    相關產品

    本文章適用於 3 產品

    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。