文章 ID: 000082097 內容類型: 疑難排解 最近查看日期: 2018 年 06 月 11 日

為什麼Intel® Arria® 10 10GBASE-R 設計範例使用指南和模擬測試長椅檔案顯示錯誤的 Tx/Rx SC FIFO 偏移位址？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 低延遲乙太網路 10G MAC Intel® FPGA IP
  • 1G 2.5G 5G 10G 多速率乙太網路 PHY Intel® FPGA IP
  • 10GBASE-R PHY Intel® FPGA IP
  • 1G 10GbE 與 10GBASE-KR PHY Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於Intel® Arria® 10 10GBASE-R 設計範例的問題，RX SC FIFO 的註冊地圖偏移位址為 9400h，TX SC FIFO 為 9600h。

    然而，在《低延遲乙太網路 10G MAC Intel Arria 10 FPGA IP 設計範例使用指南》（ug-20016）中，RX SC FIFO 的偏移位址為 D400h，TX SC FIFO 為 D600h。

     

     

    解決方法

    10GBASE-R 設計範例的 TX SC FIFO 和 RX SC FIFO 的註冊地圖偏移位址將經過修訂，以符合 ug-20016 設計範例使用者指南中的註冊地圖偏移位址。

    此問題將在未來版本的 Intel® Quartus® Prime 軟體中解決。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。