文章 ID: 000082098 內容類型: 疑難排解 最近查看日期: 2018 年 11 月 22 日

為什麼 BAR0 到 BAR5 的「大小」參數在 Intel® Arria® 10 中預設設定為 4，或 PCI Express* 版本 18.0 Intel® Cyclone® 10 GX Avalon®-MM 介面？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於Intel® Arria®或Intel® Cyclone® PCI Express* 18.0 版本的 10 GX Avalon®-MM 介面問題，僅讀取 BAR0 至 BAR5 的「大小」參數，預設設定為 4。

    解決方法

    若要解決這個問題，請將設計移轉至 PCI Express* 18.1 版本的Intel® Arria®或Intel® Cyclone® 10 GX Avalon®-MM 介面。

    相關產品

    本文章適用於 2 產品

    Intel® Arria® 10 GX FPGA
    Intel® Cyclone® 10 GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。