文章 ID: 000082192 內容類型: 錯誤訊息 最近查看日期: 2013 年 10 月 15 日

警告（332174）：取用篩選準則 <variation name="">_p0.sdc（679）：_UNDEFINED_PIN__driver_core_clk無法與頻率相符</variation>

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當您在 Quartus® II 軟體版本 12.0sp2 中使用硬記憶體控制器，並且編譯 Qsys 或資料夾中檔案所產生的檔，而不是 variation name>_example_design/example project IP Megawirizd 所產生的資料夾時，您可能會收到下列警告。

    Warning (332174): Ignored filter at _p0.sdc(679): _UNDEFINED_PIN__driver_core_clk could not be matched with a clock

    pll_driver_core_clk 是僅適用于範例專案的驅動程式頻率。如果您沒有使用範例專案，Quartus 不會在使用者邏輯中辨識驅動程式頻率。這會導致警告出現。

    解決方法

    您可以安全地忽略警告，並為 PLL 參考頻率建立您自己的計時限制。

    此問題已在 Quartus II 軟體版本 13.0 中解決。

    相關產品

    本文章適用於 11 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。