文章 ID: 000082227 內容類型: 疑難排解 最近查看日期: 2018 年 09 月 27 日

為什麼重設控制器在乙太網路Intel® Stratix® 10 FPGA IP 的 E-Tile Hard IP 中透過 Avalon®-MM 介面執行重設時行為不正確？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 乙太網路
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於乙太網路 E-Tile Hard IP 的代碼生成問題，Intel® Stratix® 10 FPGA IP 版本 18.0，在檔案 中alt_ehipc3_sl_soft.sv 的重設控制器，連線不正確。

    解決方法

    若要解決此問題，請在檔案 /alt_ehipc3_180/synth/alt_ehipc3_sl_soft.sv執行下列變更：

    從：

                .soft_tx_rst_in（i_sl_soft_csr_rst），

    .soft_rx_rst_in（i_sl_soft_tx_rst），

    .soft_csr_rst_in（i_sl_soft_rx_rst）

    自：

                .soft_tx_rst_in（i_sl_soft_tx_rst），

    .soft_rx_rst_in （i_sl_soft_rx_rst），

    .soft_csr_rst_in（i_sl_soft_csr_rst），

     

    此問題已從適用于乙太網路的 E-Tile 硬 IP v18.0.1 Intel® Stratix® 10 FPGA IP 中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。