描述
RTL 模擬結果可能會顯示 ALTPLL 超級功能產生的檔案的相移不正確，視您的 PLL 設定而定。 這會影響在 Cyclone® III 和 Cyclone IV 裝置中為 VHDL 和 Verilog 所產生的 ALTPLL 超級功能。
此問題也會影響使用 ALTLVDS 超級功能時的 RTL 模擬，因為它也使用來自 ALTPLL 超級功能的頻率。
解決方法
為了從模擬中取得正確的相移結果，您可以使用安裝後模擬模型 （.vho 檔案）。