文章 ID: 000082355 內容類型: 疑難排解 最近查看日期: 2014 年 05 月 29 日

為什麼透過協定配置(CvP)無法在 Cyclone® V 或 Arria® V 的 PCIe Gen1 x1 啟動核心映射更新?

環境

  • Intel® Quartus® II 訂閱版
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 13.1 更新 4 及更早版本存在問題,CvP 可能無法啟動核心映射更新,在 PCI Express® Gen 1 x1 Cyclone® V 或 Arria® V 中顯示逾時錯誤。

    此問題會影響 CvP 更新模式和 CvP 初始化模式下的核心映射更新。它不會影響 CvP 初始化模式下週邊映射配置之後的第一個核心映射配置。PCIe Gen 1 x4 或 x8 並未發生此問題。

    解決方法

    要避免此問題,請完成以下步驟:

    1. 搜索 名為 alt_xcvr_reconfig 的 重新配置控制器實例 ,並在設計中注釋掉整個reconfig_controller。
    2. 下面注釋掉的實例之後添加 Verilog HDL 中顯示的 5 行 ,alt_xcvr_reconfig:

      電線 [69:0] reconfig_to_xcvr_bus = {25\'h0, 1\'b1, 44\'h0};
      分配pcie_reconfig_driver_0_reconfig_mgmt_waitrequest = 1\'b0;
      分配pcie_reconfig_driver_0_reconfig_mgmt_readdata = 32\'h0;
      分配alt_xcvr_reconfig_0_reconfig_busy_reconfig_busy = 1\'b0;
      賦alt_xcvr_reconfig_0_reconfig_to_xcvr_reconfig_to_xcv R = { 2 {reconfig_to_xcvr_bus}};

    此問題計畫在 Quartus® II 軟體的未來版本中修復。

    相關產品

    本文章適用於 4 產品

    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。