文章 ID: 000082369 內容類型: 產品資訊與文件 最近查看日期: 2019 年 03 月 04 日

如何讀取或寫入 Intel® Arria® 10 PCI Express* IP 的註冊值?

環境

  • 適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    讀取或寫入 Intel® Arria® 10 PCI Express* IP 註冊值是一種有效的除錯方法。請按照下列步驟在 Intel® Arria® 10 PCI Express IP 元件中讀取或寫入註冊值。 第一部分說明如何在 Arria 10 收發器 Native PHY IP 通道中啟用Altera主端點 (ADME),Intel Arria 10 個收發器 ATX PLL IP Core,以及 Intel Arria 10 個收發器 fPLL IP Core。第二部分顯示如何使用 Prime Pro Edition System 主控台讀取和寫入收銀機值 Intel® Quartus®的操作。

     

    啟用 ADME 功能。

    Arria 10 個收發器 Native PHY IP

    1. 在 PCI Express IP 參數編輯器 (組態、除錯和擴充選項標籤) 中啟用 ADME

    2. 產生 HDL (在 Prime Pro Edition Platform Designer Intel Quartus中,按一下「產生 -->產生 HDL......」)

     

    Arria 10 個 ATX PLL IP Core (僅適用于 Arria 10 PCI Express IP Gen3 模式)

    3. 流覽到包含平臺設計者開發的 PCI Express 設計檔案的目錄 (例如 \altera_pcie_a10_hip_171\synth)

    4. 在文字編輯器中開啟「lcpll_g3xn.v」檔案

    5. 在 ATX/LC PLL 即時化中設定以下參數(altera_xcvr_atx_pll_a10)

    .rcfg_jtag_enable (1),

    .dbg_embedded_debug_enable (1),

    .dbg_capability_reg_enable (1),

    .dbg_stat_soft_logic_enable (1),

    .dbg_ctrl_soft_logic_enable (1),

    6. 將重新設定的頻率連線,並重設以進行相同的即時處理

    .reconfig_clk1(reconfig_clk0)

    .reconfig_reset1(reconfig_reset0)

    7. 儲存並關閉「lcpll_g3xn.v」檔案

     

    Arria 10 fPLL IP 核心

    8. 在文字編輯器中開啟「fpll_g3.v」檔案

    9. 在 fPLL 狀態 (altera_xcvr_fpll_a10) 中設定下列參數

    .rcfg_jtag_enable (1),

    .dbg_embedded_debug_enable (1),

    .dbg_capability_reg_enable (1),

    .dbg_stat_soft_logic_enable (1),

    .dbg_ctrl_soft_logic_enable (1),

    10. 連線重新設定頻率並重設為相同的即時

    .reconfig_clk1(reconfig_clk0)

    .reconfig_reset1(reconfig_reset0)

    11. 儲存並關閉「fpll_g3.v」檔案

    12. 開始 Quartus 編譯

    13. 下載 SOF

     

    使用系統主控台註冊讀取與寫入操作。

    1. 啟動 Quartus 收發器工具組與負載設計

    2. 檢查連線的從機者

    % get_service_paths從屬 (此清單所有從屬者,包括 XCVR、ATX PLL 和 fPLL)

    3. 驗證每個從屬索引的 IP 資訊,並記下與索引相關的 IP

    % marker_get_info [lindex [get_service_paths從屬] 0]

    % marker_get_info [lindex [get_service_paths從屬] 1]

    % marker_get_info [lindex [get_service_paths從機] 2]

    % marker_get_info [lindex [get_service_paths從屬] 3]

    4. 從/寫入讀取至 XCVR 或 PLL 收銀機。寫入時,請閱讀修改寫入。 (例如 ATX PLL m_counter)

    % set s [lindex [get_service_paths從] 3] # 索引 3 是 ATX PLL

    % open_service從屬$s

    用於存取收發器通道的百分比設定base_addr 0x0000編號

    % 設定 ret [master_read_8 $s [pr $base_addr 0x109*4] 1] # 讀取 ATX PLL 位址 0x109 (m_counter)

    % 設定 ret [expr $ret &0xf0 |(0x1

    % master_write_8 $s [expr $base_addr 0x109*4] $ret # 寫入修改後的價值

    % 設定 ret [master_read_8 $s [4 月 $base_addr 0x109*4] 1] # 透過讀回驗證

     

    請參閱 Intel Arria 10 收發器註冊地圖,以取得完整的收發器位址和值。

     

     

     

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。