文章 ID: 000082376 內容類型: 疑難排解 最近查看日期: 2018 年 01 月 03 日

為什麼在編譯以 10 個 L 晶片生產裝置Intel® Stratix®的 JESD204B IP 時，會看到邊緣的握存時間故障？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • JESD204B Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於在 Intel® Quartus® Prime Pro Edition 軟體中不同種子編譯的 JESD204B IP 的位置與安裝不同，您可能會發現在資料速率為 13.5 Gbps 和 15 Gbps 或以上的介面上，會稍有停留時間故障。當將 10 個 L 磚生產裝置 Intel® Stratix®（核心速度等級為 -2 或-1）作為目標時，您可能會發現這個問題。

     

    解決方法

    使用 Design Space Explorer 比較不同種子的編譯結果，然後選取通過時間的種子。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。