重大問題
描述
此問題會影響使用硬碟的 DDR2 和 DDR3 介面 Arria V 或 Cyclone V 裝置中的記憶體控制器。
使用 Qsys 產生Arria V 或外部Cyclone V 時 記憶體控制器，您可能會遇到下列錯誤訊息 在 Quartus II 配接器階段：
Error (15332): Port SHIFTEN of cyclonev_pll_reconfig ":|_pll0:pll0|pll1~PLL_RECONFIG"
has 10 connections, but the maximum bus width of port SHIFTEN is
9..
當管道出現錯誤訊息時 pll_sharing ，就會發生錯誤訊息。
外部記憶體介面暴露于頂層管道
在 Qsys。
Qsys 目前發出錯誤的警告，建議您
將 pll_sharing 管道匯出至頂級埠。
當您匯出管道時，它會防止這些訊號出現
由配接器正確修剪，因為它們被分配到最高層級
引 腳。接著會發生更合適的錯誤。
解決方法
此問題的解決方法是忽略 Qsys 警告 並且不將管道匯出至頂級埠。更合適的錯誤 然後不應發生。
如需其他資訊，請參閱下列知識 基本解決方案：
為什麼我甚至會看到pll_sharing管道的 Qsys 警告 當 PLL 分享模式選項在 UniPHY 中設定為 \'No Sharing\'時 Megacore 設定？
此問題將在未來版本中更正。