文章 ID: 000082511 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 13 日

為何在 Stratix V 裝置中使用具備 UniPHY 的 DDR3 SDRAM 控制器時,會看到較長的更新週期?

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果啟用「啟用讀取 DQS 追蹤」功能,在Stratix® V 裝置中使用基於 UniPHY 的 DDR3 SDRAM 控制器 IP 時,硬體和模擬中都將看到較長的更新時間。

當記憶體頻率頻率為 533MHz 以上時,建議啟用讀取 DQS 追蹤。

當啟用 DQS 追蹤時,控制器將會在重新整理週期(達到 tRFC)後停用,並且將介面控制傳遞到序列控制器。然後,序列器將執行讀取常式 (Activ-Read-Precharge),以擷取 DQS 追蹤資訊。

DQS 追蹤會在控制器完成重新整理時執行,hence 控制器所花費的重新整理時間看起來可能超過必要時間。

如果停用「啟用讀取 DQS 追蹤」,重新整理時間將會持續符合記憶體需求。

相關產品

本文章適用於 5 產品

Stratix® V FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。