文章 ID: 000082674 內容類型: 疑難排解 最近查看日期: 2018 年 09 月 25 日

在 10G/25G 模式下使用乙太網路Intel® FPGA IP的 E-tile Hard IP 時，為什麼在計時分析期間，o_clk_rec_div66和o_clk_pll_div66頻率報告錯誤？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 25G 乙太網路 Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime 軟體 Pro 版本 18.0.1 和更早版本的問題，乙太網路Intel® FPGA IP在 10G/25G 模式下的 E-tile 硬 IP 輸出頻率，在計時分析中報告訊號o_clk_rec_div66和o_clk_pll_div66錯誤。o_clk_rec_div66的正確頻率為 156.25MHz，o_clk_pll_div66為 390.625MHz。

    解決方法

    目前尚無此問題的解決方法。

    此問題已從 Prime Pro 軟體版本 18.1 Intel® Quartus®開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。