文章 ID: 000082720 內容類型: 疑難排解 最近查看日期: 2011 年 12 月 27 日

埠訂單是否從來源 Verilog HDL 網路清單維護到我的輸出 Verilog HDL 網路清單？

環境

    Intel® Quartus® II 訂閱版
    模擬
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® II 軟體的限制，在寫出輸出 Verilog HDL 網路清單時，可能無法維護來源 Verilog HDL 網路清單中的埠順序。由於此限制，如果您的測試台含蓄地連接埠，則可能會發現 RTL 及閘級模擬之間不匹配。

解決方法

為了解決此限制問題，請在 Verilog HDL 測試台中明確連接頂級埠。

此限制排定在 Quartus II 軟體日後發佈的版本中。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。