文章 ID: 000082796 內容類型: 疑難排解 最近查看日期: 2015 年 05 月 25 日

JESD204B IP Core 客戶測試台或設計範例測試台──使用 Aldec Riviera 模擬器時，Arria 10 種變異的模擬失敗

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

如果您與 Riviera 一起執行模擬，Arria 10 種變異的模擬將會失敗 類比。

模擬完成後，模擬記錄會報告下列專案 消息：

客戶測試台：

“TESTBENCH_FAILED : Unexpected Failure. Probably testbench's issue”.

設計範例測試台：

" Pattern Checker(s): No valid data found! JESD204B Tx Core(s): OK! JESD204B Rx Core(s): OK! TESTBENCH_FAILED: SIM FAILED!"

來自 rx_syncstatus Arria 10 原生實體層的訊號將維持在 低。

此問題出現在 Quartus II 版本 14.1 和 14.1a10 中。

解決方法

沒有解決方法。這個問題將在未來的版本中解決。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。