描述
由於 Quartus® Prime Pro 版 18.0 版本中Stratix® 10 HDMI IP 的問題，使用者可能會觀察 HDMI Rx 需要更長的時間來鎖定 HDMI 2.0 解析度，相較于 Arria® 10 HDMI IP 設計範例。
這是因為在 Stratix 10 FPGA中 Synchronous State Machine Word 對齊rx_std_bitslipboundary_sel中的行為有所改變，導致額外的延遲，使得 HDMI IP Rx 難以達成快速對齊。
解決方法
沒有解決方法。
此問題已在 Quartus® Prime Pro 版本 18.0 更新 1 中解決。