文章 ID: 000082877 內容類型: 疑難排解 最近查看日期: 2013 年 03 月 11 日

為什麼在平臺設計者中使用 HPS 編譯 DDR3 UniPHY 型控制器時會看到錯誤?

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在平臺設計者使用硬處理器系統 (HPS) 的 DDR3 UniPHY 型控制器的 分析與合成 編譯階段,您可能會看到下列錯誤:

錯誤:在 atom「{hierarchy\.config_1」(cyclonev_io_config原始)上輸入埠 DATAIN,但並未合法連線及/或設定
資訊(129003):輸入埠 DATAIN 是由不斷的訊號驅動,但編譯器期望這個輸入埠會連接到真正的訊號


錯誤:在 atom「{hierarchy\.config_1」(cyclonev_io_config原始)上輸入埠 ENA,但並未合法連接及/或設定
資訊(129003):輸入埠 ENA 是由不斷的訊號驅動,但編譯器希望這個輸入埠會連接到真正的訊號


錯誤:在 atom「{hierarchy\.config_1」(cyclonev_io_config原始)上輸入埠更新,但並未合法連線及/或設定
資訊(129003):輸入埠更新是由不斷的訊號驅動,但編譯器希望這個輸入埠會連接到真正的訊號

解決方法

當使用「平臺設計者」(DDR3 控制器)在編譯過程中即時產生時,就會發生此問題。正確編譯設計的正確方法如下:

  1. 建立 平臺設計者系統。
  2. 在平臺設計者系統中, 產生 DDR3 控制器 IP。
  3. 產生的 .qip 檔案納入您的專案檔案中,而不是 .qsys 檔案。

相關產品

本文章適用於 6 產品

Cyclone® V SX SoC FPGA
Cyclone® V GX FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。