文章 ID: 000082926 內容類型: 疑難排解 最近查看日期: 2015 年 10 月 23 日

為什麼我的 Stratix IV 裝置在快速被動平行 （FPP） 組態期間顯示的 VCC 電流抽獎高於預期？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

執行 EP4SGX180、EP4SGX230、EP4SGX290、EP4SGX360 的 FPP 組態時， EP4SGX530、EP4SE230、EP4SE360、EP4SE530、EP4SE820、EP4S40G2、EP4S40G5、EP4S100G2、EP4S100G3、EP4S100G4 和 EP4S100G5 Stratix® IV 裝置使用高 DCLK 頻率，某些罕見的位元流模式，可能導致裝置在配置期間呈現高於預期的 VCC 電流抽取。當這種情況發生時，裝置在設定後將無法進入使用者模式，或在進入使用者模式時維護CRC_ERROR。

解決方法

如果您沒有觀察到上述故障症狀，您的系統不會受到影響。如果您懷疑系統受到此問題的影響，請聯絡 Altera mySupport 。

相關產品

本文章適用於 3 產品

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。