文章 ID: 000082945 內容類型: 疑難排解 最近查看日期: 2013 年 11 月 12 日

從硬核子系統 （HPS） 模組到 FPGA Cyclone V SoC 和 Arria V SoC 裝置的 SPI 訊號定義為何？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

目前的檔並未定義從 HPS 區塊路由到FPGA區塊的所有 SPI 訊號Cyclone® V SoC 與 Arria® V SoC 裝置。  

解決方法 SPI 介面訊號的描述與使用如下。

 

spim0_txd// 1 位的輸出資料
 spim0_rxd//1 位輸入資料
spim0_ss_in_n // 在主模式中，此訊號可用於表示匯流排上的主要爭用。
您可以把它綁得高，if 此功能未使用
spim0_ss_oe_n // 1 位資料啟用 - 使用它來三態 txd 匯流排
spim0_ss_0_n // slave select 輸出
spim0_ss_1_n // slave select 輸出
spim0_ss_2_n // slave select 輸出
spim0_ss_3_n // slave select 輸出

此資訊將在裝置手冊日後發佈時更新。

 

相關產品

本文章適用於 1 產品

Arria® V SX SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。