文章 ID: 000082950 內容類型: 安裝與設定 最近查看日期: 2018 年 12 月 17 日

錯誤：add_fileset_file：沒有這樣的檔 <quartus_installation_directory>/0002_pcie_s10_hip_ast_0_gen/ip/pcie_example_design/pcie_example_design_DUT/altera_xcvr_fpll_s10_htile_181/sim/docs/pcie_example_design_DUT_altera_xcvr_fpll_s10_htile_181_rrbjwya</q...

環境

    Intel® Quartus® Prime Pro Edition 軟體
    適用於 PCI Express* 的 Avalon-ST Intel® Stratix® 10 硬 IP

All

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於PCI Express* 版本18.1的 Stratix® 10 Avalon -ST 和單根 I/O 虛擬化 （SR-IOV） 介面存在問題，您在Windows* 操作系統中生成設計範例時可能會觀察到此錯誤。

錯誤：add_fileset_file：沒有這樣的檔 <Quartus_Installation_Directory>/0002_pcie_s10_hip_ast_0_gen/ip/pcie_example_design/pcie_example_design_DUT/altera_xcvr_fpll_s10_htile_181/sim/docs/pcie_example_design_DUT_altera_xcvr_fpll_s10_htile_181_rrbjwya_parameters.csv/pcie_example_design_DUT_altera_xcvr_fpll_s10_htile_181_rrbjwya_parameters.csv

解決方法

要變通解決此問題，請在Linux作業系統中生成範例設計。

相關產品

本文章適用於 4 產品

Intel® Stratix® 10 GX FPGA
Intel® Stratix® 10 SX SoC FPGA
Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 TX FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。