若要使用 Serial Lite III 串流 Intel® FPGA IP核心的phy_mgmt_addr 埠存取收發器 PHY 註冊空間,Intel® Stratix® 10 L-/H 晶片,請使用匯流排的 MSB 如下:
- 設定 phy_mgmt_addr[msb] = 1 ,以存取 Intel Stratix 10 L-/H-Tile 收發器 PHY 註冊空間
- 設定 phy_mgmt_addr[msb] = 0 以存取 Serial Lite III 串流Intel FPGA IP核心組態與狀態暫存器 (CSR)
此位址使用將記錄在 Serial Lite III 串流Intel FPGA IP核心使用者指南的未來修訂版中。