文章 ID: 000082956 內容類型: 產品資訊與文件 最近查看日期: 2018 年 10 月 19 日

如何使用 Serial Lite III 串流Intel® FPGA IP核心的phy_mgmt_addr埠存取收發器 PHY 註冊空間,以Intel® Stratix® 10 L-/H 晶片?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 序列 Lite III 串流 Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    若要使用 Serial Lite III 串流 Intel® FPGA IP核心的phy_mgmt_addr 埠存取收發器 PHY 註冊空間,Intel® Stratix® 10 L-/H 晶片,請使用匯流排的 MSB 如下:

    • 設定 phy_mgmt_addr[msb] = 1 ,以存取 Intel Stratix 10 L-/H-Tile 收發器 PHY 註冊空間
    • 設定 phy_mgmt_addr[msb] = 0 以存取 Serial Lite III 串流Intel FPGA IP核心組態與狀態暫存器 (CSR)
    解決方法

    此位址使用將記錄在 Serial Lite III 串流Intel FPGA IP核心使用者指南的未來修訂版中。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。