文章 ID: 000083058 內容類型: 疑難排解 最近查看日期: 2012 年 06 月 18 日

Arria V 與 Cyclone V 軟控制器若啟用 CSR 或 ECC，可能無法達到頻率目標

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此問題影響到 DDR2、DDR3 和 LPDDR2 產品。

    Arria V 和 Cyclone V 軟控制器可能無法使用 達到由外部記憶體計算的頻率目標 如果您已開啟用的介面規格估算器 設定與狀態註冊介面 或 啟用錯誤 控制器設定上的偵測與修正 選項 在參數編輯器中標籤。

    解決方法

    此問題的解決方法是確保 啟用 設定與狀態註冊介面 並 啟用 錯誤偵測與更正 選項未開啟。

    此問題將在未來的版本中解決。

    相關產品

    本文章適用於 1 產品

    Arria® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。