文章 ID: 000083071 內容類型: 疑難排解 最近查看日期: 2013 年 05 月 20 日

CPRI IP Core RE 變異中的錯誤收發器參考頻率

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    在 CPRI RE 從屬中,收發器 PLL 參考頻率是 未正確連接。

    這個問題使 RE slave 無法完成連結洽談 成功Arria V 和 Stratix V 裝置。

    解決方法

    若要在以目標為目標的 CPRI RE 從屬實例中解決這個問題 Arria V 或 Stratix V 裝置,您必須編輯專案 產生您的>_002.v檔案後 CPRI 實例。在文字編輯器中,執行下列替代:

    • 在連接 Rx 收發器 ( inst_rx_xcvr ), 替換為 pll_ref_clk (inst_cpri_phy_pll_inclk_clk) 全新文字 pll_ref_clk (inst_cpri_phy_pll_ref_clk_clk)
    • 在連接 Tx 收發器時 ( inst_tx_xcvr ) 替換為 pll_ref_clk (inst_cpri_phy_pll_ref_clk_clk) 全新文字 pll_ref_clk (inst_cpri_phy_pll_inclk_clk)

    此問題已在 CPRI MegaCore 功能的 12.1 版本中修復。

    相關產品

    本文章適用於 2 產品

    Arria® V FPGA 與 SoC FPGA
    Stratix® V FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。