文章 ID: 000083085 內容類型: 疑難排解 最近查看日期: 2018 年 03 月 26 日

為什麼Intel® Stratix® RS-FEC 範例設計的 10 100G 乙太網路軟 IP 無法完成模擬?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 Arria® 10 和 Stratix® V 的低延遲 100G 乙太網路 Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro 軟體版本 17.1.1 所產生的範例設計的模擬測試台出現問題,因此無法完成模擬。 您將會看到模擬按封包 10 掛,如下所示。

     

    ***************************************************

    Recieve Ready **********

    ***************************************************

    傳輸測試資料

    **傳送封包 1...

    **傳送封包 2...

    **傳送封包 3...

    **傳送封包 4...

    **傳送封包 5...

    **傳送封包 6...

    **傳送封包 7...

    **傳送封包 8...

    **傳送封包 9...

    **傳送封包 10...

    解決方法

    若要解決此問題,請使用這個新的測試 台更換原始產生的測試台/example_testbench/basic_avl_tb_top.v

    此問題排定在未來版本的 Intel® Quartus® Prime Pro 軟體中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。