文章 ID: 000083194 內容類型: 疑難排解 最近查看日期: 2018 年 08 月 14 日

為什麼 Intel® Arria® 10 FPGA PCIe 硬 IP 在 LTSSM=輪詢合規狀態期間收到修改的合規模式時，無法設定模式鎖定位？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

根據 PCIe 規格，當 PCIe RootPort 或 EndPoint 處於 LTSSM 投票合規性狀態時，它應該在收到修改後的合規模式並鎖定模式時，設定資料傳輸的模式鎖定位。

由於Intel® Arria® 10 FPGA PCIe 硬 IP 中的錯誤，它永遠不會鎖定修改後的合規模式。 Intel® Arria® 10 FPGA PCIe 硬 IP 需要資料模式4a_bc_b5_bc {K28.5、D10.2、K28.5、D21.5 = 為下列序列之一：

  1. bc_4a_b5_bc {K28.5、D10.2、D21.5、K28.5 =
  2. bc_bc_4a_b5 {K28.5、K28.5、D10.2、D21.5 =
  3. b5_bc_bc_4a {D21.5、K28.5、K28.5、D10.2 =
  4. 4a_b5_bc_bc {D10.2、D21.5、K28.5、K28.5 =
解決方法

這個問題沒有解決方法。使用者應用程式應注意限制，並注意此情境。

這個問題在未來的 Intel® Quartus® Prime 軟體版本中無法解決。

相關產品

本文章適用於 5 產品

Intel® Arria® 10 FPGA 與 SoC FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 GT FPGA
Intel® Arria® 10 SX SoC FPGA
Intel® Cyclone® 10 GX FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。