文章 ID: 000083216 內容類型: 疑難排解最近查看日期: 2012 年 12 月 03 日

在 40GbE 與 100GbE MAC 和 PHY IP 核心中，僅限 V RX 的Stratix配置顯示硬體上的位錯誤

環境

Quartus 版本

Intel® Quartus® II 訂閱版

版本已找到: 12.0 版本已修正: 12.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

在 40GbE 與 100GbE MAC 和 PHY IP 核心與 12.0 版本 Quartus II 軟體，僅適用于 Stratix V 的 RX 配置裝置設計，例如僅含 PHY、MAC 和 PHY，或 MAC 和 PHY 搭配介面卡可在硬體中顯示高位錯誤等級。

解決方法

此問題已修復在 12.1 Quartus 軟體版本中 IP 核心。

對於 12.0 版本的 IP 核心，請降低 clk_status 頻率設計從 100MHz 到 50MHz。這將導致不准確頻率速率監視器（0x001-0x004）和鎖定計時器（0x011）寄存器。

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。查看這個頁面的英文版。