文章 ID: 000083259 內容類型: 錯誤訊息 最近查看日期: 2015 年 06 月 29 日

錯誤 (10162):Verilog HDL 物件宣告錯誤 <flile>(4616):無法宣告隱性網路「perstn_pin」</flile>

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 使用適用于 PCIe® IP 的Arria® 10 Avalon®-ST 介面編譯專案時,您可能會看到這個錯誤。
    解決方法

    找到 /altera_pcie_a10_hip_150/synth/_alterapcie_a10_hip_150_***.v 檔檔(其中 *® 是隨機產生的字元系列),並作出以下變更:

    在 2026 線上新增此重設同步器:
    //=================================
    重設同步器
    //=================================

    產生開始:g_rst_sync
    如果 (interface_type_integer_hwtcl =1) ||(include_sriov_hwtcl =1))開始:g_syncrstn_avmm_sriov
    重設同步器
    altpcie_reset_delay_sync #(
    .ACTIVE_RESET (0),
    .WIDTH_RST (10),
    .NODENAME (「app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl」),
    .LOCK_TIME_CNT_WIDTH (1)
    ) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
    .clk (coreclkout_hip),
    .async_rst (~reset_status),
    .sync_rst(app_rstn[9:0])
    );
    結束
    結束
    endgenerate

    在 4378 行中,刪除此重設同步器
    重設同步器
    altpcie_reset_delay_sync #(
    .ACTIVE_RESET (0),
    .WIDTH_RST (10),
    .NODENAME (「app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl」),
    .LOCK_TIME_CNT_WIDTH (1)
    ) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
    .clk (coreclkout_hip),
    .async_rst (~reset_status),
    .sync_rst(app_rstn[9:0])
    );

    4612 線上變更此行:
    .power_on_reset_n(perstn_pin

    對此:
    .power_on_reset_n (app_rstn[0]

     

    這個問題排定在 Quartus® II 軟體的未來版本中修復

    相關產品

    本文章適用於 3 產品

    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。