文章 ID: 000083264 內容類型: 疑難排解 最近查看日期: 2013 年 12 月 10 日

為什麼在參數編輯器中，Stratix® V 和 Arria® V GZ 裝置的「額外 CK/CK# 階段」選項會變灰？

環境

  • Intel® Quartus® II 訂閱版
  • 搭載 UniPHY Intel® FPGA IP 的 DDR3 SDRAM 控制器
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    參數編輯器中會出現「額外 CK/CK# 階段」選項，因為該裝置和通訊協定不支援記憶體頻率的自訂相移。

    解決方法

    Stratix® V 和 Arria® V GZ 裝置僅支援該選項，適用于頻率為 150 MHz 或以上的 UniPHY DDR2 記憶體控制器。

    相關產品

    本文章適用於 5 產品

    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。