文章 ID: 000083305 內容類型: 疑難排解 最近查看日期: 2015 年 06 月 12 日

為什麼我的 PCI Express 硬 IP 上的資料連結層級？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 在軟體版本 15.0 和更早版本中，無法啟用資料連結層主動式報告與突然向下報告，以實現 PCIe 解決方案的Avalon® MM 介面。 因此 derr_cor_ext_rpl、derr_rpl、dlup 和 dlup_exit 訊號不表示任何有用的資訊，應予以忽略。
    解決方法 此功能已新增至 Quartus® II 軟體的軟體版本 15.0.1 和更新版本。

    相關產品

    本文章適用於 15 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。