在 VCS/VCSMX 模擬器中執行 JESD204B IP Core 設計範例模擬時已掛機

JESD204B IP 核心設計範例模擬何時掛機 您使用 VCS 或 VCSMX 模擬器執行模擬檔案。

此問題影響到所有支援 JESD204B 的版本 IP 核心。

如果設計範例模擬，您可以停用除錯選項 掛。

對於 VCS 模擬器，請按照下列步驟操作：

1. 開啟ed_sim/testbench/synopsys/vcs/run_tb_top.sh 檔案 並變更下列行列：

. TOP_LEVEL_NAME="tb_top" SKIP_ELAB=1 SKIP_SIM=1 USER_DEFINED_ELAB_OPTIONS="-debug_pp"

. TOP_LEVEL_NAME="tb_top" SKIP_ELAB=1 SKIP_SIM=1 USER_DEFINED_ELAB_OPTIONS=""

./simv -ucli -l sim.log -do

./simv -l sim.log

2. 開啟ed_sim/testbench/models/tb_top.sv 檔案並變更 下列行：

(0);

;

對於 VCSMX 模擬器，請按照下列步驟操作：

1. 開啟ed_sim/testbench/synopsys/vcsmx/run_tb_top.sh 檔案 並變更下列行列：

vcs -lca -t ps -debug_pp

vcs -lca -t ps

./simv -ucli -l record.log -do

./simv -l record.log

2. 開啟ed_sim/testbench/models/tb_top.sv 檔案並變更 下列行：

(0);

;