描述
您將會在 Quartus 收到上面提到的警告® II 軟體版本 10.0SP1 和更早版本，如果您已在設計中 針對主機和從屬 UniPHY 控制器即時_example_top.v。
主_example_top.v 中缺少pll_dqs_ena_clk訊號，這會在更適合的報告中引起關鍵的警告。
為了避免上述的關鍵警告，您應該將pll_dqs_ena_clk埠新增到主_example_top.v 檔案中即時主模組和從屬模組中。
例如，在頂級設計中新增埠pll_dqs_ena_clk如下所示：
ddr2 mem_if （
.pll_ref_clk（pll_ref_clk）
當 PHY 是 PLL/DLL 主機時，這些輸出將可與晶片的其他元件共用
當 PHY 是 PLL/DLL 從機時，這些會是來自以下 PLL/DLL 即時的輸入
.pll_afi_clk（pll_afi_clk），
.pll_addr_cmd_clk（pll_addr_cmd_clk），
.pll_dqs_ena_clk（pll_dqs_ena_clk），//新增
.pll_mem_clk（pll_mem_clk）
.pll_write_clk（pll_write_clk），
.pll_avl_clk（pll_avl_clk），
.pll_config_clk（pll_config_clk）
.pll_locked（pll_locked）
.dll_delayctrl（dll_delayctrl），
.
.
);
這個問題已在 Quartus II 軟體版本 10.1 中修復。