文章 ID: 000083364 內容類型: 疑難排解 最近查看日期: 2013 年 08 月 21 日

625：Stratix® V 裝置設計指南：已知問題

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

問題145244：版本 1.0

nIO_PULLUP準則 53 不正確。 Stratix V 裝置不支援停用內部拉起電阻的選項。 nIO_PULLUP針腳必須連接到 GND。

問題145253：版本 1.0

設定開機重設 （POR） 時間的指南 32 不正確。 它指出電源排序不是一項要求。 這是不正確的 - 請參閱 電源管理在 Stratix V 裝置 （PDF） 以取得電源排序需求的資訊。

相關產品

本文章適用於 4 產品

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。