重大問題
描述
如果您在 Qsys 中產生快速IO IP 核心實例，並具體說明 輸出語言 VHDL，您的 RapidIO IP 核心無法正確連接 在 Qsys 系統中。
原因在於文字或雙字的宣告
位址 drbell_s_address ， ， sys_mnt_s_address mnt_s_address
io_s_rd_address，以及 io_s_wr_address .在 VHDL 中，這些
埠定義為有一個位範圍，其最不顯著位
是 2 或 3 而不是 0。Qsys 無法正確連接這些埠。
所有 RapidIO IP 核心變異都有系統維護介面
隨附 sys_mnt_s_address 訊號。其他訊號
根據您的 IP 核心所含的模組提供。
解決方法
這個問題沒有解決方法。您必須避免產生 Qsys 採用輸出語言 VHDL 的快速IO 系統。
此問題已修復在 RapidIO IP 核心的 14.1 版本中。