文章 ID: 000083445 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 13 日

在 Quartus II 軟體版本 10.1 中合併的三重速度乙太網路 （TSE） LVDS 接收 （Rx） 和傳輸 （Tx） 一般用途 PLL 是否有已知問題？

環境

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的，三重速度乙太網路 IP 已增強 Quartus® II 軟體版本 10.1 中的 LVDS Rx PLL 重設序列。LVDS Rx PLL 現已透過tse_lvds_reset_sequencer pll_areset控制，而 Tx PLL 則將其pll_areset系結于非作用中。

由於兩個 PLL 的輸入來源現在不同，Quartus II 無法再合併兩個 PLL。

這個問題將會在未來版本的 IP 中解決。

相關產品

本文章適用於 7 產品

Cyclone® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® III FPGA
Arria® II GZ FPGA
Arria® II GX FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。