文章 ID: 000083461 內容類型: 疑難排解 最近查看日期: 2014 年 10 月 14 日

當我將pll_locked連接到收發器重設控制器時，為什麼會發現 Qsys 寬度不匹配的錯誤？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Quartus® II 軟體版本 14.0 及更新版本的問題，當您將pll_locked連接到收發器重設控制器時，Qsys 會產生此錯誤。此錯誤會影響包含 JESD204B IP 核心的設計。IP 核心的pll_locked寬度是根據每個通道而非每個 PLL。

    解決方法

    若要解決此問題，請建立具有下列參數的介面卡元件，以啟用 Qsys 中的連線：

    * 介面卡輸入 pll_locked_from_jesd[1:0]

    * 介面卡輸出 pll_locked_from_jesd[1:0] ，輸出寬度為 pll_locked_to_xcvr_rst_ctrl

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。