文章 ID: 000083528 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼我的 MAX® 7000A/AE/B/S 裝置的輸出針腳行為不符合使用 Quartus® II 軟體版本 3.0 和以下版本的模擬?

環境

  • 模擬
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 在 Quartus II 軟體版本 3.0 和以下,組合器模組中發生問題,在一個特殊情況下會產生錯誤的程式設計檔案。

    問題僅會在下列情況下發生:

    • 宏殼中的第一個產品術語未使用
    • 此 macrocell 以平行模式連接,XOR 閘門用於執行具有第二個產品術語作為輸入的 NOR 閘道

    在此情況下,Quartus II 組合器不會停用第一個產品術語,而是允許它在MAX裝置的架構中提供 OR 閘道。由於產品術語未使用,因此產品術語的輸入會保持浮動,並導致 OR 閘道以邏輯 1 而不是邏輯 0 餵食。這種行為會導致輸出錯誤。

    此問題已在 Quartus II 軟體版本 4.0 中修復。

    相關產品

    本文章適用於 1 產品

    Intel® MAX® 7000A CPLD

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。