文章 ID: 000083540 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼我的 PLL 在Stratix Stratix或 GX 裝置中執行 PLL 重新配置期間或之後失去鎖定?

環境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 如果您注意到 PLL 在 PLL 重新配置期間或之後失去鎖定,其中一個原因可能是 M、N 計數器設定在重新配置過程中有所變更。如果您在使用者模式中變更 M、N 計數器或延遲元素設定,則 PLL 將失去鎖定。 以下是範例:

    假設您的輸入頻率頻率 = 350 MHz 和輸出頻率頻率 = 350MHz

    因此,Quartus II 軟體可以選擇 M=1、N=1 和 K=1,以取得上述頻率組合。

    假設您想將輸出頻率頻率變更為 700MHz,進而將 PLL 計數器變更為 M=2、N=1 和 K=1,以獲得 700MHz 的輸出頻率頻率。 由於您變更了 M 計數器值,以獲得所需的輸出頻率,而且由於 M 計數器是回饋回路的一部分,PLL 將失去鎖定。

    此外,設計師可以參閱 Quartus II 編譯報告 - PLL 摘要區段,以確切查看 Quartus II 軟體為 M、N 選擇的值,使這些設定不會在 PLL 重新配置期間誤變更。

    相關產品

    本文章適用於 1 產品

    Stratix® FPGAs

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。