文章 ID: 000083562 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

我應該在 DDR2 或採用 UniPHY 的 DDR3 SDRAM 控制器中,使用「為 Qsys 或 SOPC Builder 產生 2 個數據匯流排的電源寬度」選項嗎?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果您使用的是採用 UniPHY 的 DDR2 或 DDR3 SDRAM 控制器,請選擇此選項,如果 SDRAM 資料匯流排的寬度為 2,或者如果資料寬度不是 2 的功率,且您並不打算使用完整的資料匯流排。

選擇此選項會在資料匯流排寬度下進行轉轉。例如,如果您選取 72 位的資料寬度,而控制器設定為半速率,則 Avalon-MM 資料寬度將截斷為 256。這樣會使您無法使用前 32 個數據位。

如果您想要使用記憶體的完整寬度,請勿檢查 Qsys 或 SOPC Builder 選項的 2 資料匯流排的產生功率。

相關產品

本文章適用於 11 產品

Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Arria® V GX FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA

1

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。