文章 ID: 000083575 內容類型: 疑難排解 最近查看日期: 2015 年 05 月 19 日

為什麼在 SOC 設備上執行邊界掃描測試時，針腳報告為卡在 1？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在 Cyclone® V SOC 和Arria® V SOC 硬核處理器系統 （HPS） 上執行邊界掃描測試時，HPS 必須處於重設狀態。

解決方法

計畫從《Cyclone® V SOC Arria® V SOC 手冊》第 15.1 版開始納入此要求。

相關產品

本文章適用於 5 產品

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。