文章 ID: 000083582 內容類型: 疑難排解 最近查看日期: 2012 年 12 月 03 日

在 40GbE MAC 和 PHY IP 核心中,在編譯 IV 裝置設計Stratix時會產生關鍵警告

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    大約 40 GbE MAC 和 PHY IP Core 範例專案正在編譯 Stratix Quartus II 12.0 版本的 IV 裝置設計 軟體會產生下列關鍵警告:

    Critical Warning: Register-to-register paths between different clock domains is not recommended if one of the clocks is from GXB receiver channel.

    錯誤是由下列專案所產生:

    • quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.qpf
    • quartus_synth\example_design\alt_e40_adapter_top_siv\alt_e40_adapter_top_siv.qpf
    • quartus_synth\example_design\alt_e40_top_siv\alt_e40_top_siv.qpf

    關鍵警告是由指定不當所引起 下列 .sdc 檔案中的錯誤路徑:

    • quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.sdc
    • quartus_synth\example_design\common\common_timing.sdc
    解決方法

    此問題已修復在 12.1 Quartus 軟體版本中 IP 核心。

    針對 12.0 版本的 IP 核心,關鍵警告 因下列 .sdc 檔案中不正確指定的錯誤路徑所引起:

    • quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.sdc
    • quartus_synth\example_design\common\common_timing.sdc

    在這些 .sdc 檔案中,下列代碼區塊:

    if {$::TimeQuestInfo(nameofexecutable) eq "quartus_fit"} { # ok } else { set_false_path -from [get_keepers {*lane_marker_lock*vlane_num[*]} ] }

    應該用下列代碼區塊替換:

    set_false_path -from [get_keepers {*lane_marker_lock*vlane_num[*]} ]

    這樣一來,關鍵警告便會不會發生。

    相關產品

    本文章適用於 1 產品

    Stratix® IV FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。