文章 ID: 000083671 內容類型: 疑難排解 最近查看日期: 2014 年 12 月 23 日

為什麼 PCI Express 端點會停留在偵測中。使用範例Avalon MM Qsys 設計時安靜嗎？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 適用于 PCI® Express 範例設計的 Avalon®-MM Stratix® V 硬 IP，可從/ip/altera/altera_pcie/altera_pcie_sv_hip_avmm/example_designs/ 目錄中取得，無法在硬體或在模擬中使用序列模式時成功連結列車。 這是因為端點會被重設。
    解決方法

    為了解決這個問題，請開啟 Qsys 的設計，並從 DUT 模組的nreset_status輸出移除連接到alt_xcvr_reconfig_0模組上的mgmt_rst_reset輸入。

    這個問題已經從 Quartus® II 軟體的 13.1 版開始修復。

    相關產品

    本文章適用於 3 產品

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。