文章 ID: 000083703 內容類型: 疑難排解 最近查看日期: 2013 年 09 月 11 日

使用 SignalTap II 邏輯分析器時，我應該用什麼頻率來擷取test_out匯流排上的 PIPE 介面訊號？

環境

  • PCI Express*
  • 時脈
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用pld8gtxclkout使用 SignalTap™ II 邏輯分析器擷取test_out介面上的 PIPE 訊號。 此頻率訊號位於下列層級：

    針對Arria® V 裝置系列： *xcvr_native|inst_av_pcs|inst_av_pcs_ch*
    適用于 Stratix® V 裝置系列： *xcvr_native|inst_sv_pcs|int_sv_pcs_ch*

    相關產品

    本文章適用於 11 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。