文章 ID: 000083703 內容類型: 疑難排解 最近查看日期: 2013 年 09 月 11 日

使用 SignalTap II 邏輯分析器時，我應該用什麼頻率來擷取test_out匯流排上的 PIPE 介面訊號？

環境

    PCI Express*
    時脈
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

使用pld8gtxclkout使用 SignalTap™ II 邏輯分析器擷取test_out介面上的 PIPE 訊號。 此頻率訊號位於下列層級：

針對Arria® V 裝置系列： *xcvr_native|inst_av_pcs|inst_av_pcs_ch*
適用于 Stratix® V 裝置系列： *xcvr_native|inst_sv_pcs|int_sv_pcs_ch*

相關產品

本文章適用於 11 產品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

本頁內容結合了人類與電腦翻譯的英文原文內容。本內容僅供您參考，僅供一般參考，不應被視為完整或準確。若本頁英文版與翻譯有任何矛盾，將由英文版負責。 請參閱本頁的英文版本。