文章 ID: 000083705 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

啟用 SignalTap® II 時,我為什麼要收到下列訊息:「I/O 銀行中的針腳被指派使用不同輸出電壓的 I/O 標準」?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當 TDO 針腳所在的特定銀行的 I/O 標準與 JTAG I/O 標準發生衝突時,Quartus® II 軟體版本 2.2 將會出現此錯誤。

這個問題從 Quartus II 軟體版本 3.0 開始已經修復。

軟體問題與 JTAG 區塊 TDO 輸出針腳上的 I/O 標準設定有關。Quartus II 軟體將此針腳設定為在專案的編譯設定中使用預設 I/O 標準。預設 I/O 標準是 Quartus II 軟體中的 LVTTL。

舉例來說,如果 TDO 所在的銀行指派至 HSTL 等級 I 標準,則會發生上述錯誤,但預設 I/O 標準設定為 LVTTL。

若要解決 Quartus II 軟體版本 2.2 中的問題,您可以在專案的 CSF 檔案中加入下列行,明確將 I/O 標準分配(在此範例中的 HSTL 等級 I) 新增 TDO 針腳「altera_reserved_tdo」:

altera_reserved_tdo : IO_STANDARD = "HSTL CLASS I";
altera_reserved_tdo : LOCATION = Pin_F14;

在裝置中,JTAG TDO 針腳是硬連線至 VCCIO,因此它只能將 VCCIO 電壓等級抽出。因此,無論 Quartus II 軟體中的 I/O 標準設定為何,TDO 針腳都會驅動 VCCIO。

在某些情況下,此裝置限制可能是問題,因為 ByteBlaster 只能接受 2.5 和 3.3 Volt。這些情況的解決方法是使用等級緩衝區來增加電壓,或是使用 ByteBlaster II,該 II 能夠處理 1.5 電壓等較低電壓。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。