文章 ID: 000083765 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 28 日

為什麼看到我的Cyclone III 或 Cyclone IV LVDS_E_3R輸出訊號被倒轉？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 10.1 SP1 和更早版本的問題，您可能會在 Cyclone® III 或 Cyclone IV 裝置中看到倒LVDS_E_3R輸出訊號。如果在輸出收銀機上實作 T-gate 推回，並且將輸出收銀機放置在 I/O 元件中，則可能會發生這種情況。當收款器具有初始高價值時，就會發生非閘道推回，包括當 Quartus II 合成使用非同步重設執行非同步預設預設時。

    解決方法

    若要解決此問題，請執行下列其中一項：

    • 使用 FAST_OUTPUT_REGISTER 下列作業，防止收銀機被放置在 I/O 元件中：
      • set_instance_assignment -name FAST_OUTPUT_REGISTER OFF -to
    • 或者，移除輸出收銀機的初始高值，例如移除非同步預設的預設設定，以防執行 T-gate 推回。

    此問題從 Quartus II 軟體版本 11.1 開始修復。

    相關產品

    本文章適用於 4 產品

    Cyclone® III FPGA
    Cyclone® III LS FPGA
    Cyclone® IV E FPGA
    Cyclone® IV GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。