文章 ID: 000083800 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

嚴重錯誤:模組:quartus_fit.exe 例外:存取違規堆疊追蹤:08fa50e7:FSAC_OCT_MGR::p lace_atom () 0x7181 (FITTER_FSAC) 08fb7c98:FSAC_OCT_MGR::p lace_atom () 0x19d32 (FITTER_FSAC)

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當目標對準Stratix® II GX 裝置時,Quartus® II 軟體版本 5.1 SP1 可能會出現下列更適合的錯誤,而您的設計有多個 ALT2GXB 實例:

嚴重錯誤:模組:quartus_fit.exe 例外:存取違規
堆疊追蹤:
08fa50e7:FSAC_OCT_MGR::p lace_atom () 0x7181 (FITTER_FSAC)
08fb7c98:FSAC_OCT_MGR::p lace_atom () 0x19d32 (FITTER_FSAC)
08fb7af4:FSAC_OCT_MGR::p lace_atom () 0x19b8e (FITTER_FSAC)
08f9d86b:FSAC_CLOCK_MANAGER::check () 0x17 (FITTER_FSAC)
........
末端追蹤

當兩個或兩個以上 ALT2GXB 實例的校正頻率 (cal_blk_clk) 由 PLL 的合成頻率驅動時,就會發生此問題。

此問題已在 Quartus II 軟體版本 6.0 中解決。 您也可以聯絡Altera Quartus II 軟體版本 5.1 SP1 的修補程式 1.08 應用程式。

作為版本 5.1 和更早版本的解決方法,請執行下列操作:只要在 10 至 125 MHz 之間,使用收發器 REFCLK 訊號進行校準,而不是從 PLL 傳送 ALT2GXB 實例的cal_blk_clk埠。如果您的 REFCLK 頻率不在 10 MHz 和 125 MHz 之間,請使用 I/O 針腳來提供 ALT2GXB 實例的cal_blk_clk,並將頻率頻率設在 10 MHz 至 125 MHz 之間。

相關產品

本文章適用於 1 產品

Stratix® II GX FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。