文章 ID: 000083947 內容類型: 疑難排解 最近查看日期: 2019 年 11 月 08 日

為什麼「運算分數」OpenCL™ 範例設計會列于 D5005 Intel® Programmable Acceleration Card上?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您在 D5005 Intel® Programmable Acceleration Card執行 OpenCL™ 範例設計「compure_score」,您可能會發現範例設計有懸念,不會產生結果。 您可能會看到類似下列內容:

    [root@localhost bin]# ./host

    RAND_MAX:2147483647

    分配和設定資料

    建立檔total_terms=108157184(no_pad=91552735)

    建立個人檔案

    ...

    設定 OpenCL

    平臺:適用于 OpenCL ™ 的 Intel® FPGA SDK

    使用 1 個裝置

    pac_s10_dc:Intel PAC平臺 (pac_ee00000)

    使用 AOCX:compute_score.aocx

    核心編譯時間:0.016351 ms

    ..........................................請在這裡掛住,但無法取得成果......... ......

     

    這是因為使用 OpenCL™ 的部分重新配置 (PR) 編譯可能會在靜態區域中產生違反停留時間的情況。您可以在輸出檔案夾上找到「afu_default.failing_clocks.rpt/afu_default.failing_paths.rpt」檔案。

    解決方法

    若要解決此問題,您應該使用不同的種子與命令重新電腦電腦:aoc -seed=。例如:aoc hello_world.cl -seed=5。

    此問題排定在適用于具備 FPGAs® Intel Xeon CPU 之 Intel® Acceleration Stack 的未來版本中修復。
     

    相關產品

    本文章適用於 2 產品

    Intel® FPGA PAC D5005
    Intel® Stratix® 10 SX SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。