文章 ID: 000083960 內容類型: 產品資訊與文件 最近查看日期: 2014 年 02 月 06 日

如果我的設計超過可用的最大值，我該如何分享「晶片終止」（OCT）校準區塊？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

所有具有相同 VCCIO 的 I/O 銀行都可以共用一個 OCT 校準區塊。如果您的設計超過可用模組的最大數量，您可以嘗試引導 Quartus® II 適合從所需的 OCT 校準區塊連接到以下範例所示的指定針腳：

set_instance_assignment TERMINATION_CONTROL_BLOCK -

相關產品

本文章適用於 15 產品

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V E FPGA
Stratix® V GS FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。