文章 ID: 000084015 內容類型: 疑難排解 最近查看日期: 2014 年 01 月 13 日

為什麼即使器件未充分利用,我的 Arria® V 設計仍無法佈線?

環境

  • Intel® Quartus® II 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 13.1 及更早版本中的問題,您可能會發現當器件未充分利用時,Arria® V 設計無法佈線。當高扇出時鐘錯誤地提升為區域時鐘網路時,會出現此問題,該網路將目標邏輯的放置限制為設備的象限。

    解決方法

    若要解決此問題,請使用下面的分配手動將時鐘分配給全域時鐘而不是區域時鐘:

    set_instance_assignment - 名稱GLOBAL_SIGNAL「全域時鐘」 - 到「<時鐘名稱>」

    相關產品

    本文章適用於 4 產品

    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。