文章 ID: 000084017 內容類型: 錯誤訊息 最近查看日期: 2015 年 04 月 01 日

錯誤 （12006）：節點實例「rs_hip」即時表示未定義的實體「altpcierd_hip_rs」

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 14.1 的問題，當啟用具有設定旁路功能的 Arria® 10 PCI Express® 硬 IP 時，您可能會看到這個錯誤。

    解決方法

    將altpcierd_hip_rs.v 檔案從 /ip/altera/altera_pcie/altera_pcie_a10_ed/example_design/verilog/chaining_dma目錄複寫到/altera_pcie_a10_hip_141/synth 目錄。將下列行加入您的/.qip 檔案：
    set_global_assignment -程式庫-name VERILOG_FILE [file join $：quartus（qip_path）「altera_pcie_a10_hip_141/synth/altpcierd_hip_rs.v」]

    此問題排定在未來版本的 Quartus® II 軟體中修復。

    相關產品

    本文章適用於 3 產品

    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。